焊膏壓印工藝是通過在 TSV 上的細間距模板壓印焊膏，然后回流焊，最終形成焊錫凸點，其工藝過程如圖 5 所示。在焊膏壓印中，為了形成無缺陷的凸點，需要特別注意基板表面狀況、基板-模板比(模板開口尺寸，間距大小，模板厚度)，壓印速度和壓力大小等各種參數(shù)。焊膏壓印具有簡化生產(chǎn)工藝和降低成本的優(yōu)勢， KUMAR 等通過焊膏壓印工藝，以 SAC305 為焊膏形成了晶圓級凸點。但由于模板的工藝限制，通常不采用焊膏壓印來制造超細間距的 TSV 基板。針對此問題，研究人員發(fā)現(xiàn)用于制造超細間距模具的激光邊緣技術(shù)和 SAC305焊膏可以簡化焊膏壓印過程。

在用于傳感器/MEMS 陣列和 CMOS 集成的高密度 TSV 應(yīng)用中，高密度 TSV 為傳感器陣列提供了較高的帶寬。典型應(yīng)用之一是 CMOS 圖像傳感器(CMOS image sensor, CIS)。索尼 IMX400 采用了一種三層集成的 CIS。從上到下依次是像素層、DRAM 層和邏輯層，芯片的整體厚度為 130 μm。圖 10 展示了 Pixel/DRAM/Logic 三層堆疊 CIS 芯片的結(jié)構(gòu)。通過兩層 TSV 和重布線層實現(xiàn)了三層互聯(lián)，連接像素層和 DRAM 層的 TSV 有 1.5 萬個，連接 DRAM 層和邏輯層的 TSV 有 2 萬個。其中，TSV 的最小直徑為 2.5 μm，最小間距為 6.3 μm，重布線層的線寬為 2 μm，最小間距為 0.64 μm。在應(yīng)力遷移測試中，模塊在 175℃的溫度下退火 1 000 h后， TSV 的電阻偏移被控制在 2%以內(nèi)。

3D 集成雖然具有集成密度高、占用面積小、短互連和高帶寬等優(yōu)點，但是在技術(shù)可行性和成本上具有一定局限性。對比 3D 集成，一種更經(jīng)濟、更簡單的集成技術(shù)是 TSV 中介層技術(shù)， 即 2.5D 集成。中介層是芯片與封裝基板之間的中間襯底，用于多芯片集成和 I/O 再分配。中介層的典型應(yīng)用之一是光電異構(gòu)集成系統(tǒng)，該系統(tǒng)集成了大規(guī)模集成電路(Large scale integration circuit, LSIC)、 MEMS 和光子器件，如圖 11 所示。LSIC、無源器件和傳感器等芯片被安裝在電中介層上，激光發(fā)射器和光電二極管等光子器件被嵌入到光中介層中， 通過 TSV 連接每個中介層的兩面，實現(xiàn)光子器件與電子器件的信號互聯(lián)。在制備中介層中的 TSV 時，通過使用DRIE 工藝在襯底上形成直徑為 40 µm、深度為150 µm 的通孔，之后在 900 ℃的溫度下以熱氧化法制備 1 µm 厚的 SiO2 絕緣層，以濺射工藝在 TSV側(cè)壁上沉積 0.3 µm 厚的 Ta 阻隔層和 0.5 µm 厚的Cu 種子層， 隨后電鍍 Cu 完成 TSV 填充， 并在 TSV上制備了厚度為 7 µm 的 Cu-Sn 微凸點。

高速信號傳輸和大容量存儲的需求要求電子器件向更大的尺寸和更復雜的多芯片堆疊結(jié)構(gòu)發(fā)展。如圖 12 所示的多層結(jié)構(gòu)具有不同類型和不同規(guī)模的互連結(jié)構(gòu)，在 HBM 之間、 HBM 與基板之間都連有微凸點和 TSV。由于多層結(jié)構(gòu)的初始狀態(tài)并非絕對均勻，所以連接點的微觀結(jié)構(gòu)會不斷演化，進而影響整體結(jié)構(gòu)的性能。

TSV 不僅可以連接芯片和基板，也可用于晶圓之間的無凸點互連。OHBA 等通過使用晶圓混合鍵合技術(shù)，將七層薄形化晶圓(單層晶圓厚度為20 μm)進行堆疊， 并使用直徑為 30 μm 的 TSV 將各層連接，如圖 13 所示。在制備 TSV 的過程中，通過 Bosch 刻蝕工藝形成直徑為 30 μm 的通孔，以PECVD 技術(shù)沉積氮化硅絕緣層，以濺射工藝沉積Ti/TiN 阻隔層，最后電鍍 Cu 完成通孔填充。由于晶圓混合鍵合工藝不需要金屬凸點連接，所以晶圓之間的間隙僅有 5 μm，組成的多晶圓模塊(含襯底晶圓)的總厚度小于 1 mm。