|
先進封裝大戰(zhàn)，升級！以下文章來源于半導(dǎo)體行業(yè)觀察 ，作者L晨光 在摩爾定律減速的同時，計算需求卻在暴漲。隨著云計算、大數(shù)據(jù)、人工智能、自動駕駛等新興領(lǐng)域的快速發(fā)展，對算力芯片的效能要求越來越高。 多重挑戰(zhàn)和趨勢下，半導(dǎo)體行業(yè)開始探索新的發(fā)展路徑。 其中，先進封裝成為一條重要賽道，在提高芯片集成度、縮短芯片距離、加快芯片間電氣連接速度以及性能優(yōu)化的過程中扮演了重要角色。 根據(jù)市場調(diào)研機構(gòu)Yole數(shù)據(jù)預(yù)測，全球先進封裝市場規(guī)模將由2022年的443億美元，增長到2028年的786億美元，年復(fù)合成長率為10.6%。此外，先進封裝的市場比重將逐漸超越傳統(tǒng)封裝，成為封測市場貢獻主要增量。
市場潛力之下，這個傳統(tǒng)上屬于OSAT和IDM的領(lǐng)域，如今開始涌入來自不同商業(yè)模式的玩家，包括晶圓代工廠、設(shè)計廠商等紛紛搶灘，積極布局先進封裝技術(shù)。 全產(chǎn)業(yè)鏈上下游企業(yè)齊頭涌入，恰恰說明了先進封裝技術(shù)的不可或缺。而如今，隨著先進封裝技術(shù)不斷創(chuàng)新，市場參與者和商業(yè)模式正在不斷擴大和演變，這一領(lǐng)域的競爭變得越來越激烈。 群雄打響先進封裝“大戰(zhàn)” 2011年，臺積電技術(shù)專家余振華帶來了第一個產(chǎn)品——CoWoS。 CoWoS（Chip On Wafer On Substrate）是一種2.5D的整合生產(chǎn)技術(shù)，由CoW和oS組合而來：先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。據(jù)悉，這是蔣尚義在2006年提出的構(gòu)想。
臺積電CoWoS結(jié)構(gòu)示意圖 CoWoS的核心是將不同的芯片堆疊在同一片硅中介層實現(xiàn)多顆芯片互聯(lián)。在硅中介層中，臺積電使用微凸塊（μBmps）、硅穿孔（TSV）等技術(shù)，代替?zhèn)鹘y(tǒng)引線鍵合用于裸片間連接，大大提高了互聯(lián)密度以及數(shù)據(jù)傳輸帶寬。 CoWoS技術(shù)實現(xiàn)了提高系統(tǒng)性能、降低功耗、縮小封裝尺寸的目標(biāo)，從而也使臺積電在后續(xù)的封裝技術(shù)保持領(lǐng)先。 這也是目前火熱的HBM內(nèi)存、Chiplet等主要的封裝技術(shù)。 據(jù)悉，繼英偉達10月確定擴大下單后，蘋果、AMD、博通、Marvell等重量級客戶近期也對臺積電追加CoWoS訂單。臺積電為應(yīng)對上述五大客戶需求，加快CoWoS先進封裝產(chǎn)能擴充腳步，明年月產(chǎn)能將比原訂倍增目標(biāo)再增加約20%，達3.5萬片——換言之，臺積電明年CoWoS月產(chǎn)能將同比增長120%。 同時，臺積電根據(jù)不同的互連方式，把“CoWoS”封裝技術(shù)分為三種類型：
多年來，CoWoS一直在追求不斷增加硅中介層尺寸，以支持封裝中的處理器和HBM堆棧。臺積電通過長期的技術(shù)積累和大量成功案例，目前CoWoS封裝技術(shù)已迭代到了第5代。 筆者在此前文章《代工巨頭“血拼”先進封裝》中提到：雖然CoWoS能夠為芯片成品帶來優(yōu)勢，但受限于成本，在推出的早期只有少數(shù)廠家的高端產(chǎn)品采用，對此，臺積電決定給CoWoS做“減法”，開發(fā)出了廉價版的CoWoS技術(shù)，即InFO技術(shù)。 相較于在硅晶圓中間布線做連接的CoWoS技術(shù)，InFO封裝把硅中介層換成了polyamide film材料，從而降低了單位成本和封裝高度。這也是InFO技術(shù)在移動應(yīng)用和HPC市場成功的重要原因，為臺積電后來能獨占蘋果A系列處理器打下了關(guān)鍵基礎(chǔ)。
除了CoWoS和InFO，臺積電還有其他先進封裝技術(shù)。 2018年4月，臺積電首度對外界公布了創(chuàng)新的系統(tǒng)整合單芯片(SoIC)多芯片3D堆疊技術(shù)。 SoIC是基于臺積電的CoWoS與多晶圓堆疊(WoW)封裝技術(shù)開發(fā)的新一代創(chuàng)新封裝技術(shù)，這標(biāo)志著臺積電已具備直接為客戶生產(chǎn)3D IC的能力。 作為業(yè)內(nèi)第一個高密度3D chiplet堆疊技術(shù)，SoIC被看作“3D封裝最前沿”技術(shù)。臺積電表示，SoIC能提供創(chuàng)新的前段3D芯片堆疊技術(shù)，用于重新集成從SoC劃分的小芯片，最終的集成芯片在系統(tǒng)性能方面優(yōu)于原始SoC，并且它還提供了集成其他系統(tǒng)功能的靈活性。相較2.5D封裝方案，SoIC的凸塊密度更高，傳輸速度更快，功耗更低。
據(jù)業(yè)內(nèi)透露，目前臺積電SoIC技術(shù)剛剛起步，今年底月產(chǎn)能約1900片，預(yù)期明年將超過3000片，增幅近60%；2027年有望拉升到7000片以上，是今年底水平的約3.7倍，年復(fù)合增速近40%。 臺積電激進擴產(chǎn)SoIC或與大客戶需求有關(guān)。AMD是臺積電SoIC的首發(fā)客戶，其最新AI芯片產(chǎn)品正處于量產(chǎn)階段，預(yù)計明年上市的MI300芯片將采用SoIC搭配CoWoS，或?qū)⒊蔀榕_積電SoIC的一大“代表作”。 蘋果則將采用SoIC搭配熱塑碳纖板復(fù)合成型技術(shù)，目前正小量試產(chǎn)，預(yù)計2025-2026年量產(chǎn)，擬應(yīng)用在Mac、iPad等產(chǎn)品，制造成本比當(dāng)前方案更具有優(yōu)勢。若未來SoIC順利導(dǎo)入筆電、手機等消費電子產(chǎn)品，有望創(chuàng)造更多需求，并大幅提升其他大客戶的跟進意愿。 至于臺積電先進封裝另一大客戶英偉達，其目前高階產(chǎn)品主要采用CoWoS封裝技術(shù)，但業(yè)界認(rèn)為，未來也將進一步導(dǎo)入SoIC技術(shù)。 針對多種先進封裝技術(shù)方案，臺積電宣布將其2.5D和3D封裝產(chǎn)品合并為一個全面的品牌3DFabric，該平臺由SoIC、CoWoS和InFO等3D堆疊和2.5D先進封裝技術(shù)所組成，進一步將制程工藝和封裝技術(shù)深度整合，以加強競爭力。
目前，在先進封裝領(lǐng)域，臺積電的領(lǐng)先地位尤其突顯。 在先進制程以及先進封裝中，臺積電時刻保持“兩手抓”的狀態(tài)，以鞏固自身在晶圓制造領(lǐng)域的霸主地位。 英特爾：引領(lǐng)下一代封裝技術(shù) 作為IDM和晶圓代工大廠，英特爾也在積極布局先進封裝。 與臺積電類似，英特爾經(jīng)過多年技術(shù)探索，也相繼推出了EMIB、Foveros和Co-EMIB等多種先進封裝技術(shù)，力圖通過2.5D、3D等異構(gòu)集成形式實現(xiàn)互連帶寬倍增與功耗減半的目標(biāo)。 其中，EMIB是英特爾在2.5D IC上的嘗試，其全稱是“Embedded Multi-Die Interconnect Bridge”。因為沒有引入額外的硅中介層，而是只在兩枚裸片邊緣連接處加入了一條硅橋接層（Silicon Bridge），并重新定制化裸片邊緣的I/O引腳以配合橋接標(biāo)準(zhǔn)。
英特爾EMIB架構(gòu)圖 EMIB是通過非常小的凸點間距提供高互連密度，從而允許芯片之間具有更高帶寬，并且由于走線長度較短，因此比使用有機基板具有更低的功耗。它類似于微型硅中介層，僅覆蓋小芯片之間需要連接的區(qū)域。 2018年底，英特爾推出了名為“Foveros”的全新3D封裝技術(shù)，這是繼EMIB封裝技術(shù)之后，英特爾在先進封裝技術(shù)上的又一個突破。
據(jù)介紹，F(xiàn)overos技術(shù)可實現(xiàn)在邏輯芯片上堆疊邏輯芯片，進行橫向和縱向之間的互連，凸點間距進一步降低為50-25um。Foveros為整合高性能、高密度和低功耗硅工藝技術(shù)的器件和系統(tǒng)鋪平了道路。 英特爾表示，F(xiàn)overos可以將不同工藝、結(jié)構(gòu)、用途的芯片整合到一起，從而將更多的計算電路組裝到單個芯片上，實現(xiàn)高性能、高密度和低功耗。該技術(shù)提供了極大的靈活性，設(shè)計人員可以在新的產(chǎn)品形態(tài)中“混搭”不同的技術(shù)專利模塊、各種存儲芯片、I/O配置，并使得產(chǎn)品能夠分解成更小的“芯片組合”。 2019年，英特爾再次推出了一項新的封裝技術(shù)Co-EMIB，這是一個將EMIB和Foveros技術(shù)相結(jié)合的創(chuàng)新應(yīng)用，能夠讓兩個或多個Foveros元件互連，并且基本達到單芯片的性能水準(zhǔn)。設(shè)計人員能夠利用Co-EMIB技術(shù)實現(xiàn)高帶寬和低功耗的連接模擬器、內(nèi)存和其他模塊。 在2020年架構(gòu)日中，英特爾又展示了在3D封裝技術(shù)領(lǐng)域中的新進展——“混合鍵合（Hybrid bonding）”技術(shù)。 當(dāng)今大多數(shù)封裝技術(shù)中使用的是傳統(tǒng)的“熱壓鍵合”技術(shù)，混合鍵合是這一技術(shù)的替代品。這項新技術(shù)是將具有優(yōu)良電性能的銅和銅直接連接起來，能夠加速實現(xiàn)10微米及以下的凸點間距，提供更高的互連密度、帶寬和更低的功率。
英特爾先進封裝技術(shù)路線圖 筆者此前曾在文章中總結(jié)道，英特爾先進封裝技術(shù)的發(fā)展主要關(guān)注互連密度、功率效率和可擴展性三個方面。其中，F(xiàn)overos和混合鍵合技術(shù)主要關(guān)注功率效率、互連密度方面，而Co-emib和ODI技術(shù)則體現(xiàn)了集成的可擴展性特點。從Foveros到混合鍵合技術(shù)，英特爾逐漸實現(xiàn)凸點間距越來越小，使系統(tǒng)擁有更高的電流負(fù)載能力、更好的熱性能。 未來，英特爾還在計劃將傳統(tǒng)基板轉(zhuǎn)為更為先進的玻璃材質(zhì)基板，此舉旨在對材料進行轉(zhuǎn)換以實現(xiàn)超越現(xiàn)有塑料基板限制的高性能半導(dǎo)體的嘗試。
據(jù)介紹，隨著3D封裝的普及，厚度是一個受關(guān)注的關(guān)鍵因素。減小基板的厚度是提高半導(dǎo)體封裝性能的關(guān)鍵。玻璃載板具有平坦的表面并且可以做得很薄，與ABF塑料相比，其厚度可以減少一半左右，減薄可以提高信號傳輸速度和功率效率。 同時，玻璃基板在熱學(xué)性能、物理穩(wěn)定度方面表現(xiàn)都更出色，更耐熱，因此可以在基板內(nèi)實現(xiàn)更高密度的互聯(lián)。 因此，英特爾有望通過玻璃載板改進3D封裝結(jié)構(gòu)。但該技術(shù)目前進展較為緩慢，距離真正量產(chǎn)估計還有很長一段時間。 三星：IDM與晶圓代工的雙重優(yōu)勢 除了在存儲器中大量使用堆疊封裝技術(shù)外，三星在高性能計算芯片上也正大力發(fā)展先進封裝技術(shù)，旨在充分挖掘高性能計算機、AI、5G、云以及大型數(shù)據(jù)中心市場。 三星分別于2018年、2020年推出了I-Cube（2.5D）、X-Cube（3D）兩種封裝技術(shù)。其中，I-Cube作為異質(zhì)整合技術(shù)，可將一個或多個邏輯芯片（如CPU、GPU等）和多個存儲芯片（如HBM）整合連接在中介層頂部。I-Cube封裝技術(shù)可與臺積電CoWoS封裝制程相抗衡，該項技術(shù)已投入使用，標(biāo)志著三星晶圓制造業(yè)務(wù)領(lǐng)域已從移動設(shè)備擴展到數(shù)據(jù)中心； X-Cube則是使用TSV技術(shù)在邏輯芯片上堆疊存儲器芯片，最大程度上縮短互連長度，在降低功耗的同時能提高傳輸速率。 2021年，三星還推出了2.5D封裝技術(shù)H-Cube，專門用于高性能計算（HPC）、人工智能（AI）、數(shù)據(jù)中心和網(wǎng)絡(luò)產(chǎn)品等領(lǐng)域。
三星2.5D H-Cube芯片封裝解決方案 據(jù)了解，H-Cube可以整合ABF和HDI兩種不同特點的基板，實現(xiàn)更大的2.5D封裝。隨著HPC、AI和網(wǎng)絡(luò)應(yīng)用等細分市場的發(fā)展，安裝在同一個封裝中的芯片數(shù)量和尺寸都在增加，且需要高帶寬進行互連，這種更大面積的封裝變得更加重要，H-Cube的出現(xiàn)也降低了HPC等市場的準(zhǔn)入門檻。 今年9月，為了追上臺積電AI芯片的先進封裝，三星推出名為FO-PLP的2.5D封裝技術(shù)。借由此技術(shù)，三星預(yù)計可將SoC和HBM整合到硅中間層上，進一步建構(gòu)其成為一個完整的芯片。據(jù)悉，F(xiàn)O-PLP的基板是方形，而臺積電的CoWoS是圓形基板，F(xiàn)O-PLP不會有邊緣基板損耗問題，有較高的生產(chǎn)效率。但由于要將芯片由晶圓移植到方形基板，其作業(yè)較為復(fù)雜。 前不久，三星又宣布將在2024年推出名為"SAINT"（Samsung Advanced Interconnection Technology）的全新3D半導(dǎo)體封裝技術(shù)。 據(jù)悉，最新的封裝技術(shù)SAINT包括SAINT S（垂直堆疊SRAM內(nèi)存和CPU），SAINT D（用于CPU、GPU和內(nèi)存的垂直封裝），SAINT L（用于堆疊應(yīng)用處理器）。這一技術(shù)的引入旨在應(yīng)對生成式AI和終端裝置AI的快速發(fā)展，將成為三星電子在先進封裝領(lǐng)域的重要一步。 此外，三星還計劃在2024年量產(chǎn)可處理比普通凸塊更多數(shù)據(jù)的X-Cube（u-Bump）封裝技術(shù)，并預(yù)計2026年推出比X-Cube(u-Bump)處理更多數(shù)據(jù)的無凸塊型封裝技術(shù)。據(jù)悉，三星在2021年還對外宣稱正在開發(fā)“3.5D封裝”技術(shù)，目前還未有最新消息。 除了在產(chǎn)品創(chuàng)新上進行投入布局外，三星電子去年開始還積極推進封裝基礎(chǔ)設(shè)施建設(shè)和人才引進。2022年12月，三星電子成立了先進封裝（AVP）部門，負(fù)責(zé)封裝技術(shù)和產(chǎn)品開發(fā)，目標(biāo)是用先進的封裝技術(shù)超越半導(dǎo)體的極限。 三星AVP業(yè)務(wù)副總裁暨團隊負(fù)責(zé)人Kang Moon-soo指出，三星電子是世界上唯一一家同時從事存儲器、邏輯芯片代工和封裝業(yè)務(wù)的公司。因此，三星將利用這些優(yōu)勢提供具有競爭力的封裝產(chǎn)品，連接高性能存儲器，例如通過異質(zhì)整合技術(shù)，并經(jīng)由EUV制造技術(shù)生產(chǎn)最先進的邏輯半導(dǎo)體和HBM。 相比臺積電和英特爾，盡管三星電子的先進封裝投資稍顯遲緩，但也能看到這兩年在先進封裝上的押注也非常大。 SK海力士：將2.5D Fan-out封裝帶進內(nèi)存行業(yè) 近日，據(jù)businesskorea報道，SK海力士正準(zhǔn)備推出“2.5D扇出”封裝作為其下一代存儲半導(dǎo)體技術(shù)。 由于今年在高帶寬內(nèi)存（HBM）領(lǐng)域的成功表現(xiàn)，SK海力士對下一代芯片技術(shù)領(lǐng)域充滿信心，正在加緊努力通過開發(fā)“專業(yè)”內(nèi)存產(chǎn)品來確保技術(shù)領(lǐng)先地位。 據(jù)業(yè)內(nèi)人士透露，SK海力士正準(zhǔn)備將2.5D Fan-out封裝技術(shù)集成到繼HBM之后的下一代DRAM中。這項新技術(shù)將兩個DRAM芯片水平排列，然后將它們組合起來，就像是一個芯片一樣。一個特征是可以將芯片變得更薄，因為它們下面沒有添加基板。SK海力士預(yù)計最早將于明年公開披露使用這種封裝制造的芯片的研究結(jié)果，新技術(shù)的推出也表明SK海力士正在向能夠匹配寬接口和成本效率的新方法邁進。 能看到，SK海力士的嘗試相當(dāng)獨特，因為2.5D Fan-out封裝此前從未在內(nèi)存行業(yè)嘗試過，該技術(shù)主要應(yīng)用于先進系統(tǒng)半導(dǎo)體制造領(lǐng)域。臺積電于2016年首次將扇出晶圓級封裝（FOWLP）商業(yè)化，用于生產(chǎn)iPhone的應(yīng)用處理器，從而獲得了蘋果的信任。三星電子從今年第四季度開始將這項技術(shù)引入到Galaxy智能手機的先進AP封裝中。SK海力士采用這種新封裝的主要原因之一是為了削減成本，業(yè)界將2.5D扇出封裝視為一種可以跳過TSV工藝的同時，增加I/O接口數(shù)量來降低成本的技術(shù)。業(yè)界推測這種封裝技術(shù)將應(yīng)用于GDDR和其他需要擴展信息I/O的產(chǎn)品中。綜合來看，SK海力士利用這項技術(shù)搶占小批量、多樣化的內(nèi)存產(chǎn)品的趨勢的戰(zhàn)略正在變得更加清晰。SK海力士正在鞏固與世界知名GPU公司Nvidia的合作；還有一個例子是，SK海力士為蘋果新AR設(shè)備“Vision Pro”中安裝的“R1”計算單元生產(chǎn)并提供了特殊DRAM。SK海力士總裁Kwak No-jung表示：“在人工智能時代，我們將把存儲半導(dǎo)體創(chuàng)新為針對每個客戶的差異化專業(yè)產(chǎn)品�！� AMD：Fabless也在不遺余力 在先進封裝技術(shù)研發(fā)方面，沒有芯片工廠的AMD也在不遺余力，特別是在HBM和GPU、CPU封裝方面。 在ISSCC 2023國際固態(tài)電路大會上，AMD提出了多種新的封裝設(shè)想，其中之一是在服務(wù)器CPU模塊內(nèi)部直接堆疊內(nèi)存，而且是多層堆疊。一種方式是將CPU模塊和內(nèi)存模塊并排封裝在硅中介層上；另一種方式是在計算模塊上方直接堆疊內(nèi)存，有點像手機SoC。
AMD表示，這種設(shè)計可以讓計算核心以更短的距離、更高的帶寬、更低的延遲訪問內(nèi)存，還能降低功耗。如果堆疊內(nèi)存容量足夠大，主板上的DIMM插槽都可以省了。 AMD甚至考慮在Instinct系列GPU已經(jīng)整合封裝HBM的基礎(chǔ)上，繼續(xù)堆疊DRAM，但只有一層，容量不會太大。這樣做的最大好處是一些關(guān)鍵算法可以直接在此DRAM內(nèi)執(zhí)行，不必在CPU和獨立內(nèi)存之間往復(fù)通信，從而提升性能、降低功耗。 AMD還設(shè)想在2D/2.5D/3D封裝內(nèi)部，集成更多模塊，包括內(nèi)存、統(tǒng)一封裝光網(wǎng)絡(luò)通道物理層、特定域加速器等，并引入高速標(biāo)準(zhǔn)化的芯片間接口通道（UCIe）。 11月21日，美國政府新宣布將投入約30億美元資金，用于芯片先進封裝行業(yè)。鑒于美國在全球芯片封裝產(chǎn)能中的占比相對較低，這一舉措旨在提高美國在先進封裝領(lǐng)域的市場份額，補足其半導(dǎo)體產(chǎn)業(yè)鏈的短板。 美國商務(wù)部副部長勞里·洛卡西奧在宣布這一投資計劃時表示：“在美國制造芯片，然后把它們運到海外進行封裝，這會給供應(yīng)鏈帶來風(fēng)險。這項投資計劃將有助于確保美國在半導(dǎo)體產(chǎn)業(yè)鏈上的各個環(huán)節(jié)都具有競爭力�！� 無論如何，美國大力開拓先進封裝產(chǎn)業(yè)，也被認(rèn)為是看中了先進封裝領(lǐng)域日益增長的機遇。 此外，聯(lián)電、格芯、中芯國際等晶圓代工企業(yè)，以及日月光、國內(nèi)封測三雄（長電科技、通富微電、華天科技）也都看到了先進封裝的發(fā)展前景，展開積極布局，聚焦先進封裝技術(shù)和解決方案。 寫在最后 后摩爾時代，先進封裝正在成為各大廠商的發(fā)力點和必然選擇，不同商業(yè)模式的企業(yè)都在同一個高端封裝市場空間展開競爭。 但不同業(yè)態(tài)的廠商，在封裝業(yè)務(wù)方面投入的資源也有所不同，技術(shù)發(fā)展路線也存在差異。 以Foundry為例，由于2.5D/3D封裝技術(shù)中涉及前道工序的延續(xù)，晶圓代工廠對前道制程非常了解，對整體布線的架構(gòu)有更深刻的理解，走的是芯片制造+封裝高度融合的路線。因此，在高密度的先進封裝方面，F(xiàn)oundry比傳統(tǒng)OSAT廠更具優(yōu)勢。 這也使得先進封裝成為當(dāng)前業(yè)內(nèi)幾大主流半導(dǎo)體晶圓制造廠商重點發(fā)展的技術(shù)。臺積電、英特爾和三星等代工巨頭已成功利用先進封裝市場的增長，實現(xiàn)了其技術(shù)壁壘的不斷提升。 而SK海力士，則試圖抓住存儲在AI時代與大算力芯片強結(jié)合的市場紅利，躋身先進封裝領(lǐng)域分一杯羹。 總體而言，先進封裝的出現(xiàn)，讓業(yè)界看到了通過封裝技術(shù)推動芯片高密度集成、性能提升、 體積微型化和成本下降的巨大潛力，先進封裝技術(shù)正成為集成電路產(chǎn)業(yè)發(fā)展的新引擎。 當(dāng)前，新賽道卡位競爭激烈，新老玩家都在奮力搶奪一張通往先進封裝時代的“船票”。 來源：半導(dǎo)體行業(yè)觀察，作者L晨光 注：文內(nèi)信息僅為提供分享交流渠道，不代表本公眾號觀點 |
